문제지 PDF 파일을 로드하고 있습니다. 한참 걸릴 수도 있어요 ㅠㅠ 30초 이상 걸리면 새로고침을 한번 해보세요.
2023 9급 지방직 전자공학개론
1번
정의에 입각해서 구할 수도 있지만, 실횻값은 부호를 따지지 않고 DC화해서 계산함을 생각한다면 이 전류파형의 실횻값은 DC 4 A와 같으리라고 생각할 수 있다. 그러므로 평균전력은
P=I2R=16×4=64 W
이다. 따라서 답은 1번 이다.
2번
그렇다. 채널의 두께가 두꺼워지므로 전류가 흐르는 길이 넓어지는 효과가 생긴다. 따라서 드레인 전류가 증가한다.
그렇다. 1번과는 반대로 채널이 점점 얇아지다가 없어지게 되는 것이다.
VGS>0 영역만으로 특정 영역을 정의할 수는 없으며, VDS값에 따라 선형 영역과 포화 영역이 달라진다.
모드가 아닌 영역이 무엇을 뜻하는지는 잘 모르겠으나, 모드를 뜻한다면 드레인 전류 방정식은 같은 형태일 것이다.
좀 애매하긴 하나 답은 3번 이라고 생각된다.
3번
그렇다. 단순히 MSB로만 부호를 판정하는 것은 연산에 불편하며, 1의 보수는 +0과 -0이 각각 있어서 불편하다. 이러한 이유로 2의 보수를 사용한다.
아니다. 10진법에서의 소수가 10의 음의 거듭제곱들의 합인 것처럼 2진법에서의 소수는 2의 음의 거듭제곱들의 합이다.
그렇다.
그렇다. 그래서 비트 오류가 나도 값 차이가 적다.
따라서 답은 2번이다.
4번
주어진 회로에서 우선 증폭기는 반전 형태(-에 입력이 가해짐)여야 한다. 안 그러면 피드백이 +에 가해지는 발진기 형태가 된다.
다음으로 미분기는 전압에 대한 미분인 전류가 저항을 타고 전압으로 출력되면 되므로 먼저 커패시터가 오고 다음으로 저항이 오는 형태이다. 적분기는 당연히 그 반대이다.
따라서 답은 1번 이다.
5번
회로 동작을 분석해보자. 위쪽 비교기에는 32VCC가 -단자에, 아래쪽 비교기에는 31VCC가 +단자에, 그리고 VC가 위쪽 비교기의 +단자와 아래쪽 비교기의 -단자에 연결되어있다.
만약 VC=32VCC라 해 보자. 그러면 S에는 LOW, R에는 HIGH가 입력되고 있을 것이다. 이때 Q는 HIGH이니 아래쪽 트랜지스터가 켜져서 VC는 RB를 타고 방전된다. 이때 R은 LOW가 된다.
그러다가 VC=31VCC가 되면 S가 HIGH가 될 것이다. 그러면 Q는 LOW가 되어 트랜지스터가 꺼지고, VC는 충전되기 시작한다. VC가 32VCC가 될 때까지. 이 과정을 반복하는 것이다.
출력되는 구형파의 ON 시간을 구해보자. VC가 31VCC에서 32VCC가 되는 시간동안 Q가 HIGH이다. 즉
위쪽 플립플롭은 클럭에 NOT 게이트가 연결되어 있으므로 하강 에지에서 작동하고, 아래쪽 플립플롭은 그대로 상승 에지에서 작동한다. t2일 때 입력이 1이므로 위쪽 플립플롭은 토글되어 Q2=1이 되고, 아래쪽 플립플롭은 상승 에지일 때 1이 입력된 적이 없으므로 그대로 Q1=0이다.
다음으로 t8 이전에 위쪽 플립플롭이 하강 에지일 때 1이 입력된 적이 없으므로 그대로 Q2=1을 유지하고, 아래쪽 플립플롭은 t3,t7일 때 1이 입력되었으므로 두 번 토글되어 그대로 Q1=0이다. 따라서 답은 1번 이다.
7번
정상 상태일 때 커패시터는 개방, 인덕터는 단락이다. 한편 오른쪽 2 Ω 저항과 가운데 1 Ω 저항은 병렬 연결되므로 i3=21i2=0.5i2이다.
따라서
12⇒12⇒i2=2(i2+0.5i2)+1×i2=4i2=3 A
이므로 답은 2번 이다.
8번
하한 임계 주파수가 저주파 특성, 상한 임계 주파수가 고주파 특성을 나타내므로 답은 3번 이다.
9번
VTH는 베이스 쪽이 개방되었을 때 R1과 R2 사이에 걸리는 전압이므로
VTH=VCC×R1+R2R2=20×4+11=4 V
이다. 한편 RTH는 VCC를 그라운드에 연결시켰을 때의 저항이므로
RTH=R1∣∣R2=4∣∣1=54=0.8Ω
이다. 그러므로 답은 1번 이다.
10번
Vin>VD이면 다이오드는 도통되므로 Vout=Vin이다. Vin<VD이면 다이오드는 꺼지므로 Vout=0이다. 그러므로 답은 2번 이다.
11번
10진수 3을 10비트 2진수로 표현하면 000000011이다. -3을 표현하려면 이를 비트 단위로 뒤집고 1을 더하면 된다. 따라서
1111111100+1=1111111101
이다. 그러므로 답은 4번 이다.
12번
문턱전압이 음수이므로 공핍형 NMOS이거나 JFET이다. 따라서 3번은 답에서 제외되고, 1번의 경우 바이어싱이 되지 않는다.
한편 부하선의 y절편, 즉 출력전압이 0일 때 부하의 전류가 트랜지스터의 드레인 전류보다 작다. 즉 소스 쪽에 저항이 있어서 전압이 분배되어 버리는 것이다. 따라서 답은 2번 이다.
13번
주어진 조건은 rms이므로 Vpp=2V(sec)=20 V이다. 그리고 이 전압에서 다이오드 2개의 전압강하 1.4 V가 빠진 18.6 V가 RL에 걸리는 최대 전압이다. 그러므로 최대출력전류는
Ip(out)=218.6=9.3 A
이다. 따라서 답은 3번 이다.
14번
베이스 전압은 조건에 의해 0.7 V이다. 이 때 베이스 전류를 iB라 하면
VCC⇒15⇒iB=RBiB+0.7=286×iB+0.7=0.05 mA
이다. 그리고 βDC=100일 때에는
VCE=VCC−RCβiB=15−1×100×0.05=15−5=10 V
이고 βDC=200일 때에는
15−10=5 V
이다. 따라서 답은 1번 이다.
15번
종합하면 [3,100] kHz 범위이므로 대역폭은 97 kHz이다. 따라서 답은 1번 이다.
16번
폐루프 이득이 1보다 작다면 거듭제곱했을 때 0으로 수렴하므로 발진하지 못한다. 따라서 답은 3번이다. 귀환 발진기는 내부의 열잡음을 증폭시켜서 이용하므로 외부 입력신호가 필요하지 않다.
17번
각 단별 이득은
1+R1Rf−R2Rf−R3Rf=101=−10=−10
이므로 총 이득은
101×(−10)×(−10)=10,100
이고 답은 2번 이다. 이렇게 계산이 가능한 이유는 증폭기의 출력 임피던스가 0, 입력 임피던스가 무한대이기 때문이다.
18번
그렇다.
7계층은 OSI 7계층 모델에서 쓰인다. TCP/IP 스택은 4계층이다.
그렇다.
IP는 패킷을 전송하는 비연결형 프로토콜이다. 나열된 기능들은 2계층이나 4계층에서 제공한다.